| Sem |
Dia |
Notas
|
Códigos
|
1
|
090919
|
01.Presentación
del curso |
|
1
|
100919 |
02.Señales y
circuitos lógicos
|
compnot1.vhdl, tb_compnot1.vhdl |
1
|
110919
|
03.Lab01:compuertas
básicas en VHDL (Reposición) |
|
1
|
120919
|
04.Funciones
de Boole |
Entidad,
arquitectura, sentencias y operadores
|
1
|
130919
|
05.Álgebra
de Boole |
Descripción
de compuertas con sentencias
|
2
|
160919
|
Descanso
obligatorio
|
|
2
|
170919 |
06.Compuerta XOR
Lab02:descripción estructural |
|
2
|
180919 |
07.Simplificación
con Álgebra de Boole
Lab03.Circuito no simplificado y simplificado (Reposición) |
Descripción
estructural, archivo Makefile
|
|
190919 |
08.Simplificación con Álgebre de
Boole
Lab04.Circuito no simplificado y simplificado |
|
2
|
200919 |
09.Simplificación
con mapas de Karnaugh |
|
3
|
230919
|
Lab05.Circuito
no simplificado y simplificado |
|
3
|
240919
|
10.Sistemas
numéricos y métodos de conversión |
Vectores |
3
|
250919
|
11.Números
binarios con y sin signo (Reposición)
|
|
3
|
260919
|
Clase cancelada
|
|
3
|
270919 |
Clase cancelada |
|
4
|
300919
|
12.Suma y resta de
números de punto fijo binarios
|
|
4
|
011019
|
13.Multiplicación
de números de punto fijo binarios
14.División de número de punto fijo binarios
15.Aritmética de números en octal y hexadecimal
|
|
4
|
021019 |
16.Circuitos
combinacionales (Reposición)
|
Asignación
codicionada, asignación seleccionaday others
|
4
|
031019 |
17.Circuitos
decodificadores |
|
4
|
051019 |
18.Descripción en VHDL de circuitos
descodificadores:sentencias, estructural, proceso,
asignación seleccionada, asignación condicionada
Lab06.Decodificadores |
|
5
|
071019
|
19.Circuitos
multiplexores
Lab07.Multiplexores |
|
5
|
081019 |
20.Medio sumador y
sumador completo (fulladd)
Lab08.Aditivos |
|
5
|
091019 |
21.Descripción
estructural del sumador completo a traves de
sentencias concurrentes y estructural. Sumador de 4
bits, adder4 (Reposición)
|
Paquetes
|
5
|
101019
|
22.Adder4,
estructural y paquete, for-generate, proceso,
función, y sobre carga de operador |
|
5
|
111019 |
23.Restador de 4
bits (sub4), sumador-restador de 4 bits (addsub4) y
sumador-restador con banderas (addsub4f) |
|
6
|
141019
|
24.Descripción del
restador de 4 bits (sub4):estructural, for-generate,
procesos, proceso, funcion, sobrecarga de operador.
Diagrama de tiempos |
funciones y
sobrecarga de operadores
|
6
|
151019 |
25.Multiplicador
multmat4 |
Señal entre dos
procesos
|
6
|
161019
|
26.Sumador
BCD (Reposición)
|
|
6
|
171019 |
27.Circuitos
secuenciales, FSM y autómatas |
|
6
|
181019 |
28.Latch RS |
|
7
|
211019
|
29.Latch con
habilitación y latch D |
|
7
|
221019 |
30.Disparos y
flipflop RS |
|
7
|
231019 |
31.Flipflops D, JK,
T y señales de clear y pre-set (Reposición) |
Atributos de una
señal
|
7
|
241019 |
32.Diseño
secuencial |
|
7
|
251019 |
33.Circuito
detector de secuencias |
|
8
|
281019
|
34.Contadores y
diseño de contador ascendente módulo 8 |
|
8
|
291019 |
35.Contador módulo
8 descendente y señales inicio y reset |
|
8
|
301019 |
36.Contador BCD (Reposición) |
|
8
|
311019 |
37.Contador BCD con
decodificador para display de 7 segmentos |
enumeraciones para
MEF
|
8
|
011119
|
Descanso obligatorio
|
|
9
|
041119
|
38.Registros
de retención y almacenamiento |
Manual de referencia de
la tarjeta Nexys
3 de la empresa Digilent
con FPGA Spartan 6 de Xilinx
Funciones int2vec y vec2int
|
9
|
051119 |
39.Registros de
desplazamiento lógico, desplazamiento aritmético y
rotación |
|
9
|
071119 |
40.Registro de
desplazamiento y carga paralela
|
Sístesis y
programación en Nexys 3 |
9
|
081119 |
41.Registro
TTL74194
|
Data Sheet TTL74194, TTL74168 |
10
|
111119 |
|
|
10
|
121119 |
42.Sumador serial |
|
10
|
141119 |
43.Multiplicador
serial (versión no imprimible) |
|
10
|
151119 |
44.Estándar IEEE
1164 |
Definiciones std_logic_1164, std_logic_arith, std_logic_unsigned,
std_logic_signed,
std_logic_misc, std_logic_textio
numeric_std, numeric_bit
|
11
|
181119 |
45.CPU para
intercambio |
|
11
|
191119 |
45.CPU para
intercambio |
|
11
|
211119 |
46.CPU de cuatro
instrucciones |
|
11
|
221119 |
46.CPU de cuatro
instrucciones |
|