Arquitectura
Avanzada de Computadoras, 09O
|
Curso
- Clave: 112122 contenido
oficial
- Trimestre: 09
Otoño
- Inicio del curso:
21 de septiembre de 2009
- Fin del curso: 7 de
diciembre de 2009
- Grupo: CYX01
- Salón de clase:
F307
- Asesorías:
Martes y jueves de 13:00 a 14:30hrs
|
Objetivos
- Analizar los cambios estructurales en las arquitecturas de
computadoras que generan mejoras en el desempeño
- Analizar y comparar las técnicas de pipeline,
predicción de saltos y
ejecución fuera de orden que se implementan en los procesadores
- Explicar el papel de los compiladores en el cómputo
de alto desempeño
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1.
Introducción a la arquitectura de los microprocesadores
2. Pipeline
3. Paralelismo a nivel de instrucciones
4. Jerarquía y rendimiento de
la memoria
5. Sistema de almacenamiento y rendimiento de entrada y
salida
6. Tópicos avanzados de sistemas multiprocesador.
|
Bibliografía
- HENNESSY
J., PATTERSON
D., "Computer
Architecture: A Quantitative Approach", 4th Edition,
Morgan
Kaufman, 2007
- PATTERSON D., HENNESSY
J., "Computer
Organization and Design: the Hardware/Software Interface, 3rd Edition",
3rd Edition, Morgan
Kaufman, 2007.
- TANENBAUM, Andrew S.,
"Structured
Computer Organization", 5th
Edition, Pearson Education, 2006.
- STALLINGS, William,
"Organización
y Arquitectura de
Computadores", 7ma.
Edición, Ed.
Prentice Hall, 2006.
|
Herramientas
de diseño
|
Mensajes
Publicado |
|
210909
|
Inicio de curso
|
|
1.Sistema CPU-RAM en VHDL
|
211009
|
2.Banderas
de optimización del icc y gcc
|
231009
|
1er examen, viernes 301009
|
061109
|
3.Circuito de
coprocesamiento vectorial
|
|
4.Cálculo de PI con
OpemMP y Pthreads
|
|
5.Invertir una matriz con
MPI
|
|
|
041209
|
Examen global viernes
111209 de 13:00-16:00 E210
|
|
Evaluación
- 1er parcial: 60% examen, 40%
circuitos en VHDL y programas
- 2do parcial: 60% examen, 40%
programas en ARC y VHDL
- 3er parcial: 60% examen, 40%
circuitos en VHDL
Calificaciones
parciales
- Calificaciones
última
modificación 161209
|
Calendario
Sem |
Dia |
Notas
|
Códigos
|
1
|
210909
|
01.Introducción a
las arquitecturas modernas |
|
1
|
230909 |
02.Arquitectura de
computadoras
|
|
1
|
250909 |
03.Medidas de rendimiento
y Benchmark |
|
2
|
280909 |
04.Taxonomía de
Flynn |
Memoria
|
2
|
300909 |
05.Leyes
de Amdahl y de
Gustafson-Barsis |
Buses
|
2
|
021009 |
06.De CISC a
RISC y
Pre-búsqueda |
Sistema RAM
|
3
|
051009 |
07.CPU con Pre-busqueda
(VHDL)
|
|
3
|
071009 |
08.Fundamentos de pipeline |
|
3
|
091009 |
09.Riesgos en pipeline
|
|
4
|
121009 |
Descanso obligatorio
|
|
4
|
141009 |
10.Predicción
de saltos
|
|
4
|
161009 |
11.Arquitecturas
superescalar
|
|
5
|
191009 |
12.Ejecución fuera
de orden |
|
5
|
211009 |
13.Especulación |
|
5
|
231009 |
14.Multithreading |
|
6
|
261009 |
15.Arquitecturas VLIW |
|
6
|
281009 |
16.Compiladores
|
|
6
|
301009 |
17.Análisis de sentencias
y vectorización
|
|
7
|
021109 |
Descanso obligatorio |
|
7
|
040609 |
18.icl vs gcc
|
|
7
|
061109
|
19.Coprocesamiento
y sistemas embebidos |
|
8
|
091109 |
20.Sistema mínimo
en FPGA |
|
8
|
111109 |
21.Agregando
un IP de
catálogo |
|
8
|
131109 |
22.Agregando mi IP |
|
9
|
161109 |
22.Arquitecturas multicore
|
9
|
181109 |
23.Coherencia de
caché |
|
9
|
201109 |
Descanso obligatorio
|
|
10
|
231109 |
24.Hilos
y API Pthread |
|
10
|
251109
|
25.Multmat,
secuencial y multihilo
|
|
10
|
271109 |
26.OpenMP |
|
11
|
301109 |
27.Programación
con
OpenMP y Vtune
|
|
11
|
021209 |
28.Sistemas en Cluster y
Beowulf |
|
11
|
041209 |
29.Intercambio de mensajes
y MPI |
|
11
|
071209 |
30.Programación
paralela
|
|
|
|
|
|
|
|
|
|
|