Arquitectura Avanzada de Computadoras, 11 Invierno



Curso
  • Clave: 112122 contenido oficial
  • Trimestre: 11 Invierno
  • Inicio del curso: 17 de enero de 2011
  • Fin del curso: 1 de abril de 2011
  • Grupo: CYX01
  • Salón de clase: F307
  • Días y hora de clase: Lunes, miércoles y viernes de 07:00-08:30hrs.
  • Asesorías: Martes y jueves de 13:00 a 14:30hrs

Objetivos
  • Analizar los cambios estructurales en las arquitecturas de computadoras que generan mejoras en el desempeño
  • Analizar y comparar las técnicas de pipeline, predicción de saltos y ejecución fuera de orden que se implementan en los procesadores
  • Explicar el papel de los compiladores en el cómputo de alto desempeño
  • Implementar circuitos digitales con HDL


Contenido Sintético

1. Introducción a la arquitectura de los microprocesadores
2. Pipeline
3. Paralelismo a nivel de instrucciones
4. Jerarquía y rendimiento de la memoria
5. Sistema de almacenamiento y rendimiento de entrada y salida
6. Tópicos avanzados de sistemas multiprocesador.


Bibliografía

Herramientas de diseño


Mensajes

Publicado
170111
Inicio de curso                                                                      
180211
Primer examen 230211 de 07:00 a 08:30, F307

Examen global 040411 de 07:00 a 08:30, F307





Evaluación
  • 1er parcial: 60% examen, 40% circuitos en VHDL y programas, más puntos extras
  • 2do parcial: 60% examen, 40% programas en C y VHDL, más puntos extras

Calificaciones parciales

  • Calificaciones. Última modificación 170111


Calendario

Sem Dia Notas
Códigos
1
170111
01.Introducción a las arquitecturas modernas
1
190111 02.Fundamentos de Arquitectura de computadoras

1
210111 03.Fundamentos de Arquitectura de computadoras
Divisor serial, Test bench y VCD del divisor serial
2
240111 04.Ensamblado y ejecución de microinstrucciones del ARC

2
260111 05.Banco de registros y decodificadores para la ruta de datos del ARC en VHDL
2
280111 06.Ruta de datos, Test Bench y makefile

3
310111 07.Unidad de Control en VHDL
3
020211 08.Microcódigo y registro de microinstrucción

3
040211 09.Control de saltos, decodificación, test bench y makefile

4
070211 10.Simulación de la unidad de control
4
090211 11.Simulación del ARC: ruta de datos y unidad de control
4
110211 12.Unidad de memoria principal

5
140211 13.Simulación con el ARC y la unidad de memoria funciones hex2dec, hex2stdv, stdv2hexv, nibble2hex
5
160211 14.De CISC a RISC

5
180211 15.Arquitecturas load-store

6
210211 16.Unidad de PreBúsqueda
6
230211 1er examen parcial

6
250211 17.Fundamentos de pipeline
7
280211 18.Diseño de pipeline
7
020311 19.Análisis del pipeline

7
030311
20.Risgos de diseño
7
040311 Descanso obligatorio
8
070311 21.Riesgos de diseño  
8
090311 22.Predicción de saltos

8
110311 23.Predicción dinámica con BHT y BTB
 
9
140311 24.Arquitecturas superescalares
9
160311 25.Arquitecturas VLIW
9
180311 26.Clasificación y taxonomía de Flynn
10
210311 27.Sistemas con memoria compartida
10
230311 28.Hilos pthreads Sistemas de memoria distribuida, cluster Beowulf
10
250311 29.Aplicación multihilo
11
280311 30.OpenMP y Aplicaciones con OpenMP multmat: secuencial, multihilo
11
300311 31.Rendimiento,Benchmarks Programación paralela con MPI
11
010411 32.Ley de Amdhal y Análisis de desempeño