Arquitectura
Avanzada de Computadoras, 11 Otoño
|
Curso
- Clave: 112122 contenido
oficial
- Trimestre: 11
Otoño
- Inicio del curso:
19 de septiembre de 2011
- Fin del curso: 5 de
diciembre de 2011
- Grupo: CYX01
- Salón de clase:
F307
- Días y hora de
clase: Lunes, miércoles y viernes de 07:00-08:30hrs.
- Asesorías:
Martes y jueves de 13:00 a 14:30hrs
|
Objetivos
- Analizar los cambios estructurales en las arquitecturas de
computadoras que generan mejoras en el desempeño
- Analizar y comparar las técnicas de pipeline,
predicción de saltos y
ejecución fuera de orden que se implementan en los procesadores
- Explicar el papel de los compiladores en el cómputo
de alto desempeño
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1.
Introducción a la arquitectura de los microprocesadores
2. Pipeline
3. Paralelismo a nivel de instrucciones
4. Jerarquía y rendimiento de
la memoria
5. Sistema de almacenamiento y rendimiento de entrada y
salida
6. Tópicos avanzados de sistemas multiprocesador.
|
Bibliografía
- HENNESSY
J., PATTERSON
D., "Computer
Architecture:
A Quantitative Approach", 4th Edition,
Morgan
Kaufman, 2007.
- TANENBAUM, Andrew S.,
"Structured
Computer
Organization", 5th
Edition, Pearson Education, 2006.
- PATTERSON D., HENNESSY
J., "Computer
Organization
and Design: the Hardware/Software Interface, 3rd Edition",
3rd Edition, Morgan
Kaufman, 2007.
- STALLINGS, William,
"Organización
y
Arquitectura de
Computadores", 7ma.
Edición, Ed.
Prentice Hall, 2006.
- MURDOCA, Miles J.,
"Computer Architecture and
Organization: An Integrated Approach", Ed.
Prentice Hall International, 2007.
|
Herramientas
de diseño
|
Mensajes
| Publicado |
|
190911
|
Inicio de curso
|
|
|
|
El segundo examen parcial será el
viernes 9 de diciembre de 15:00 a 18:00 en el F307
|
|
|
|
Evaluación
- 1er parcial: 60% examen, 40%
circuitos en VHDL y programas, más puntos extras
- 2do parcial: 60% examen, 40%
programas en C y VHDL, más puntos extras
Calificaciones
parciales
- Calificaciones.
Última
modificación 131211
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
190911
|
01.Introducción a
las arquitecturas modernas |
|
1
|
210911 |
02.Fundamentos de
Arquitectura de
computadoras
|
|
1
|
230911 |
03.Ruta de datos del ARC
|
|
2
|
260911 |
04.Ensamblado y
ejecución de microinstrucciones del ARC
|
Divisor serial, Test
bench y VCD del divisor serial |
2
|
280911 |
05.Banco
de registros y decodificadores para la ruta de
datos
del ARC en VHDL |
|
2
|
290911 |
06.Ruta de
datos, Test Bench y makefile
|
|
3
|
031011 |
07.Unidad de Control en
VHDL |
|
3
|
051011 |
08.Microcódigo y
registro de microinstrucción
|
|
3
|
071011 |
09.Control de saltos,
decodificación, test bench y makefile
|
|
4
|
101011 |
10.Simulación de la
unidad de control |
|
4
|
121011 |
Descanso obligatorio
|
|
4
|
131011 |
11.Simulación del
ARC: ruta de datos y unidad de control |
|
4
|
141011 |
12.Unidad de memoria
principal
|
|
5
|
171011 |
13.Rendimiento
|
funciones hex2dec,
hex2stdv, stdv2hexv,
nibble2hex |
5
|
191011 |
14.De CISC a
RISC
|
|
5
|
211011 |
15.Arquitecturas
load-store
|
|
6
|
241011 |
16.Unidad
de PreBúsqueda |
|
6
|
261011 |
17.Fundamentos de
pipeline |
|
6
|
281011 |
1er
examen parcial |
|
7
|
311011 |
18.Diseño
de
pipeline |
|
7
|
021111
|
Descanso obligatorio |
|
7
|
021111 |
19.Análisis
del pipeline
|
|
7
|
031111 |
20.Riesgos de diseño |
|
8
|
071111 |
21.Riesgos de diseño |
|
8
|
091111 |
22.Predicción
de saltos
|
|
8
|
111111 |
23.Predicción
dinámica con BHT y BTB |
|
9
|
141111 |
24.Arquitecturas
superscalares y
VLIW |
|
9
|
161111 |
25.Clasificación
y
taxonomía de Flynn |
|
9
|
181111 |
Clase perdida
|
|
10
|
211111 |
26.Sistemas con memoria
compartida y OpenMP
|
|
10
|
231111 |
27.Hilos
pthreads |
|
10
|
251111 |
28.Sistemas de memoria
distribuida y
clusters
|
|
11
|
281111 |
29.Programación
paralela con MPI |
multmat: secuencial,
multihilo |
11
|
301111 |
31.Rendimiento,Benchmarks |
|
11
|
011211 |
32.Ley de Amdhal y
Análisis
de
desempeño |
|
|
|
|
Sistemas de memoria
distribuida, cluster
Beowulf |
|
|
|
|
|