Arquitectura
de Computadoras, 09I
|
Curso
- Clave: 1121025 contenido
oficial
- Trimestre: 09
Invierno
- Inicio del curso:
19 de enero de 2009
- Fin del curso: 03
de abril de 2009
- Grupo: CJEL02
- Salón de clase:
F303
- Asesorías:
Martes y jueves de 11:30-13:00 hrs., G314-3
|
Objetivos
- Comprender y analizar las características de las
computadoras desde el
punto de vista de su arquitectura y organización, así
como sus
filosofías de diseño.
- Conocer los principales modelos de computadoras
paralelas, sus fundamentos de diseño y principales aplicaciones.
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1. Introducción a la
arquitectura de computadoras.
2. Organización de
computadoras.
3.
Microprogramación.
4. El lenguaje
ensamblador.
5.
Arquitecturas avanzadas.
6. Arquitecturas paralelas.
|
Bibliografía
- MURDOCA, Miles J.,
"Principles of Computer
Architecture", Ed.
Prentice Hall International, 2000.
- PATTERSON David, HENNESSY
John, "Computer
Organization and Design", 3ra Edición, Ed. Morgan
Kaufman, 2007.
- TANENBAUM, Andrew S.,
"Structured
Computer Organization", 5a
Edición,
Ed. Pearson Education, 2006.
- STALLINGS, William,
"Organización
y Arquitectura de
Computadores", 7ma.
Edición, Ed.
Prentice Hall, 2006.
|
Herramientas
de diseño
|
Mensajes
| Publicado |
|
190108
|
Inicio de curso
|
260109
|
addsub4f +1
|
280109
|
multmat4 +1
|
300109
|
reg194 +1
|
090209
|
sobrecarga de operadores:
(+)suma, (-)resta, (*)multiplicación, (/)división,
(-)negativo
|
|
1er examen viernes 200209,
de 13:00-14:30, F303
|
|
ARC: suma y
multiplicación IEEE754
|
|
ARC: suma y
multiplicación IEEE754, en subrutinas
|
|
VHDL: DataPath Swap
|
|
VHDL: Procesador de 4
instrucciones
|
|
|
|
Evaluación
- 1er parcial: 60% examen, 40%
circuitos en VHDL y programas
- 2do parcial: 60% examen, 40%
programas en ARC y VHDL
- 3er parcial: 60% examen, 40%
circuitos en VHDL
Calificaciones
parciales
- Calificaciones
última
modificación 100409
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
190109 |
01.Evolución de los
sistemas de
cómputo |
L1: Cómputo
Reconfig |
1
|
210109 |
02.Números de punto
fijo |
|
1
|
230109 |
03.Descripción
estructural de circuitos |
conexiones (src)
|
2
|
260109 |
04.Suma y resta de
números de punto fijo |
Adder4 (src)
|
2
|
280109 |
05.Ctos. combinacionales y
multmat4 |
|
2
|
300109 |
06.Ctos.
secuenciales |
|
3
|
020209 |
07.Suma y
multiplicación
serial |
sumser (src)
|
3
|
040209 |
08.Números
de punto flotante |
|
3
|
060209 |
09.Aritmética de
números
de NPF |
|
4
|
090209 |
10.Aritmética de
alto rendimiento |
|
4
|
110209 |
11.Multiplicador serial
|
|
4
|
130209 |
12.Proceso de
compilación |
|
5
|
160209 |
13.Enlazado estático
|
|
5
|
180209 |
14.Arq. y Org. e ISA del
ARC
|
|
5
|
200209 |
1er examen
|
|
6
|
230209 |
15.Compilación de
sentencias de C
|
|
6
|
250209 |
16.Proceso de ensamblado
del ARC
|
|
6
|
270209 |
17.Subrutinas
|
|
7
|
020309 |
18.Trayectoria de
datos del ARC
|
|
7
|
040309 |
descanso obligatorio
|
|
7
|
050309 |
19.Sobrecarga de
operadores y std_logic
|
|
7
|
060309 |
20.Ruta de datos para
intercambio
|
|
8
|
090309 |
21.Unidad
de Control del ARC
|
|
8
|
110309 |
22.Micro
ensamblado |
|
8
|
130309 |
23.Jerarquía de
memoria
|
|
9
|
160309
|
24.Memoria caché |
|
9
|
180309 |
25.Rendimiento de memoria
caché |
|
9
|
200309 |
26.Memoria Virtual |
|
10
|
230309 |
27.I/O
sistema de buses y
almacenamiento |
|
10
|
250309 |
28.De CISC a RISC |
|
10
|
270309 |
29.Pipeline y
arquitecturas superescalares |
|
11
|
300309 |
30.VLIW, coprocesadores,
NOW, COW
|
|
11
|
010409 |
31.Flynn, Amdhal,
Gustafson-Barsis |
|
11
|
030409 |
32.Clusters, Multicore y
multithreaded
|
|
|
|
|
|
|