Arquitectura
de Computadoras, 10P
|
Curso
- Clave: 112125 contenido
oficial
- Trimestre: 10
Primavera
- Inicio del curso:
26 de abril de 2010
- Fin del curso: 9
de julio de 2010
- Grupo: CJEL81
- Salón de clase:
F307
- Asesorías:
Martes y jueves de 12:00-13:00 hrs., G314-3
|
Objetivos
- Comprender y analizar las características de las
computadoras desde el
punto de vista de su arquitectura y organización, así
como sus
filosofías de diseño.
- Conocer los principales modelos de computadoras
paralelas, sus fundamentos de diseño y principales aplicaciones.
- Implementar circuitos digitales con HDL.
|
Contenido
Sintético
1. Introducción a la
arquitectura de computadoras
2. Microarquitectura
3. Memoria
4. Entrada/Salida
5. Lenguajes
máquina
6. Procesadores de alto rendimiento
7. Arquitecturas
paralelas
|
Bibliografía
- MURDOCA, Miles J.,
"Principles of Computer
Architecture", Ed.
Prentice Hall International, 2000.
- PATTERSON David, HENNESSY
John, "Computer
Organization and Design", 3ra Edición, Ed. Morgan
Kaufman, 2007.
- TANENBAUM, Andrew S.,
"Structured
Computer Organization", 5a
Edición,
Ed. Pearson Education, 2006.
- STALLINGS, William,
"Organización
y Arquitectura de
Computadores", 7ma.
Edición, Ed.
Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's Guide", 2da
Ed. Prentice Hall, 2004.
|
Herramientas
de diseño
- GHDL y GTKWave. Compilador de HDL
basado en GNU gcc y visualizador de ondas basado en GTK2.
Instalación
en Debian y Fedora
- FEL,
Fedora Electronic Lab. LiveCD basado en Fedora 10, con herramientas
para el diseño electrónico, digital y analógico
- AC, Live CD basado en Debian o Debian remasterizado
- Xilinx WebPack.
IDE de desarrollo de Xilinx: editor, compilador, sintetizador,
simulador, programador de dispositivos. Instalación en Debian y Fedora
- ARC Tools
con JVM. Simulador del procesador
ARC hecho en Java. Instalación en
fedora y debian
|
Mensajes
| Publicado |
|
260410
|
Inicio de curso
|
020510
|
1ra reposición de
clase: jueves 6 de mayo de 13:00-14:30hrs F307
|
|
2da reposición de
clase: jueves 13 de mayo de 13:00-14:30hrs F307 |
|
P1: addsub4f, fecha
límite de entrega 280510
|
|
P2: multmat4, fecha
límite de entrega 280510 |
|
P3: multser4, fecha
límite de entrega 280510 |
|
1er examen parcial:
viernes 280510 de 16:00-17:30hrs, F307
|
|
PE1: suma, resta
y multiplicación de NPF IEEE754 en ISA del ARC, fecha
límite 080610
|
070610
|
1ra clase extra: jueves 10
de junio de 13:00-14:30hrs F307 |
100610
|
Límite para la
entrega de P1, P2 y P3 con un valor máximo del 50%: 140610
|
100610
|
P4:datapath intercambio,
fecha límite de entrega 170610
|
300610
|
P5:cpu de 4 instrucciones,
fecha límite de entrega 060710
|
|
|
|
Evaluación
- 1er parcial: 60% examen, 40%
circuitos en VHDL y programas
- 2do parcial: 60% examen, 40%
programas en ARC y VHDL
- 3er parcial: 60% examen, 40%
circuitos en VHDL
Calificaciones
parciales
- Calificaciones.
Última
modificación 130710
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
260410
|
01.Evolución de los
sistemas de
cómputo |
L1:Reconfig,
Survey |
1
|
280410 |
02.Números de punto
fijo |
L2:Reconfig, De Hon |
1
|
300410 |
03.Descripción
estructural (VHDL)
|
conexiones (zip)
|
2
|
030510 |
04.Suma y resta de
números de punto fijo |
|
2
|
050510 |
Descanso obligatorio |
|
2
|
060510 |
05.Ctos. combinacionales y
multmat4 (VHDL) (reposición
13:00-14:30hrs., F307 ) |
adder4
(tar.gz) |
2
|
070510 |
06.Ctos.
secuenciales (VHDL)
|
|
3
|
100510 |
Descanso obligatorio |
|
3
|
120510 |
07.Sumador serial
|
reg74194, sumser
|
3
|
130510 |
08.sumser4 VHDL
(reposición
13:00-14:30., F307)
|
|
3
|
140510 |
09.Multiplicación
serial |
|
4
|
170510 |
10.Números
de punto flotante |
|
4
|
190510 |
11.Aritmética de NPF |
|
4
|
210510 |
12.Funciones, sobrecarga y
multser
|
|
5
|
240510 |
13.Aritmética de
alto rendimiento |
|
5
|
260510 |
14.Proceso de
compilación y enlazado estático
|
|
5
|
280510 |
1er examen |
|
6
|
310510 |
15.Organización del
ARC |
ISA
ARC SPARCV8 |
6
|
020610 |
16.ISA del ARC y
programación
en el ARC |
|
6
|
040610 |
17.Compilación de
sentencias de C
|
|
7
|
070610 |
18.Proceso de ensamblado
del ARC
|
|
7
|
090610 |
19.Subrutinas
|
|
7
|
100610
|
20.Ruta de
datos para
intercambio y STD_LOGIC (extra
13:00-14:30., F307) |
|
7
|
110610 |
21.Ruta de datos del ARC
|
|
8
|
140610 |
22.Unidad
de Control del ARC |
|
8
|
160610 |
23.Unidad de control del
ARC 2
|
|
8
|
180610 |
24.Micro y nano
arquitectura y CPU de 4 instrucciones
|
|
9
|
210610 |
25.Jerarquía de
memoria |
|
9
|
230610 |
26.Memoria
caché: asignación asociativa
|
|
9
|
250610 |
27.Memoria
caché:asignación directa y asociativa por conjuntos
|
|
10
|
280610 |
clase perdida
|
|
10
|
300610 |
28.Rendimiento de la
memoria caché
|
|
10
|
020710 |
29.Memoria Virtual
|
|
11
|
050710 |
30.I/O
sistema de buses y
almacenamiento
|
|
11
|
070710 |
31.Arquitecturas Avanzadas
y
de CISC a RISC |
multmat con hilos
|
11
|
090710
|
32.Pipeline, Arquitecturas
Superescalares y
ejecución vectorial
|
|
|