Arquitectura
de Computadoras, 12 Otoño
|
Curso
- Clave: 1121025
contenido
oficial
- Trimestre: 12
Otoño
- Inicio del curso:
10 de septiembre de 2012
- Fin del curso:
28
de noviembre de 2012
- Grupos: CEL81
- Salón de
clase: F307
- Horario de clase:
de 16:30 a 18:00 hrs.
- Asesorías:
Martes y jueves de 11:30-13:00 hrs., G314-3
|
Objetivos
- Comprender y analizar las características de
las computadoras desde el punto de vista de su
arquitectura y organización, así como sus
filosofías de diseño.
- Conocer los principales modelos de computadoras
paralelas, sus fundamentos de diseño y
principales aplicaciones.
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1. Introducción a la arquitectura de
computadoras
2.
Organización de computadoras
3.
Microprogramación
4. El lenguaje
ensamblador
5. Arquitecturas
avanzadas
6. Arquitecturas
paralelas
|
Bibliografía
- MURDOCA, Miles J., "Principles
of Computer Architecture", Ed. Prentice Hall
International, 2000.
- PATTERSON
David, HENNESSY
John, "Computer
Organization
and Design", 3ra Edición, Ed. Morgan
Kaufman, 2007.
- TANENBAUM,
Andrew S., "Structured
Computer
Organization", 5a Edición, Ed. Pearson
Education, 2006.
- STALLINGS,
William, "Organización
y
Arquitectura de Computadores", 7ma.
Edición, Ed. Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's
Guide", 2da Ed. Prentice Hall, 2004.
- IEEE
1164, Languaje Working Group.
|
Herramientas de
diseño
- GHDL y GTKWave.
Compilador de HDL basado en GNU gcc y visualizador de
ondas basado en GTK2. Instalación en Debian y Fedora
- FEL,
Fedora Electronic Lab. LiveCD basado en Fedora 10, con
herramientas para el diseño electrónico,
digital y analógico
- AC, Live CD basado en Debian o Debian
remasterizado
- Xilinx WebPack.
IDE de desarrollo de Xilinx: editor, compilador,
sintetizador, simulador, programador de dispositivos.
Instalación en Debian
y Fedora
- ARC
Tools con JVM.
Simulador del procesador ARC hecho en Java.
Instalación en fedora y debian
|
Mensajes
| Publicado |
|
100912
|
Inicio de curso
|
240912
|
Reposición de
clase, martes 250912 de 13:00-14:30 F307
|
081012
|
El primer examen
parcial será el día lunes 15 de
octubre de 16:30-18:00 en el F307
|
241012
|
Clases de
reposición: martes 30 de octubre y martes 06
de noviembre de 13:00-15:00 en el F307
|
061112
|
En las clases del 12, 14 y 16 de
noviembre se expondrá el proceso de
instalación de linux en un FPGA
|
151112
|
El segundo examen parcial será
el martes 4 de diciembre de 15:00-18:00 en el F307 |
|
|
|
|
|
Evaluación
- 1er parcial: 50%
examen, 50% circuitos en VHDL y programas
- 2do parcial: 60%
examen, 40% programas en ARC y VHDL
Calificaciones parciales
- Calificaciones.
Última modificación 111112.
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
100912
|
01.Evolución
de los sistemas de cómputo |
L1:Reconfig, Survey |
1
|
120912 |
02.Números de
punto fijo |
|
1
|
140912 |
03.Descripción
estructural de circuitos
03a.Circuitos combinacionales
03a.Circuitos secuenciales
|
|
2
|
170912 |
04.Suma y resta de
números de punto fijo
|
|
2
|
190912 |
clase
suspendida
|
|
2
|
210912 |
05.Multiplicación
de
números de punto fijo
|
|
3
|
240912 |
06.Números de
punto flotante |
|
3
|
250912
|
07.Aritmética
de números de punto flotante (reposición)
08.Registro 74194
|
reg194
|
3
|
260912 |
09.Aritmética
de alto rendimiento
10.Descripción del adder4 en VHDL:
estructural, for-generate, proceso,
función-paquete y sobrecarga de operadores |
|
3
|
280912 |
11.Multiplicador
serial
12.Estándar IEEE 1164 STD_LOGIC
|
Sumador serial |
4
|
011012 |
13.Proceso de
compilación, enlazado estático y
dinámico |
|
4
|
031012 |
14.Arquitectura y
Organización del ARC |
ISA SPARC V8 |
4
|
051012 |
15.Programación en el ARC |
|
5
|
081012 |
16.Compilación
de sentencias de control e itereativas |
|
5
|
101012 |
17.Compilación
de arreglos, apuntadores y estructuras
|
|
5
|
121012 |
Descanso
obligatorio
|
|
6
|
151012 |
1er
examen |
|
6
|
171012 |
18.Subrutinas |
|
6
|
191012 |
19.Proceso
de ensamblado del ARC |
|
7
|
221012 |
20.CPU para swap |
descripción
estructural y descripción funcional |
7
|
241012 |
21.CPU de 4
instrucciones
22.Ruta de datos del ARC
|
|
7
|
261012 |
clase
suspendida |
|
8
|
291012 |
23.Unidad de control
del ARC |
|
8
|
301012
|
24.Descripción del CPU para
swap estructural
25.Unidad de control y ejecución de
microinstrucciones (reposición) |
|
8
|
311012 |
26.Microprogramación y
nanoprogramación |
|
8
|
021112 |
Descanso
obligatorio |
|
9
|
051112 |
27.Jerarquía
de memoria
|
|
9
|
071112 |
28.Descripción
ROMs y RAMs en VHDL |
biblioteca textio
|
9
|
081112
|
29.Memoria caché (reposición) |
|
9
|
091112 |
30.Rendimiento de
memoria caché
|
|
10
|
121112 |
Proceso de
instalación de Linux en un FPGA Virtex II Pro
|
ROC&C 2012
|
10
|
141112 |
Compilación de
Linux
|
ROC&C 2012 |
10
|
161112 |
Instalación
de Linux en un FPGA
|
ROC&C 2012 |
11
|
191112 |
31.Memoria virtual
|
|
11
|
211112 |
32.I/O
sistema de buses y almacenamiento
|
|
11
|
231112 |
33.Arquitecturas
modernas: de CISC a RISC
34.Cómputo de alto rendimiento
|
|
11-b
|
261112 |
35.Paralelismo a
nivel de instrucción:pipiline y superescalar
|
|
11-b
|
281112 |
36.Memoria compartida
y memoria distribuida:hilos y clusters |
multmat
|
|
041212
|
2do examen
|
Xilinx workshop |
|
111212
|
Fecha límite para entrega de
tareas |
|
|