Arquitectura
de Computadoras, 13 Invierno
|
Curso
- Clave: 1121025
contenido
oficial
- Trimestre: 13
Invierno
- Inicio del curso:
14 de enero de 2013
- Fin del curso:
1 de abril de 2013
- Grupos: CEL02
- Salón de
clase: F307
- Horario de clase:
de 10:00 a 11:30 hrs.
- Asesorías:
Martes y jueves de 11:30-13:00 hrs., G314-4
|
Objetivos
- Comprender y analizar las características de
las computadoras desde el punto de vista de su
arquitectura y organización, así como sus
filosofías de diseño.
- Conocer los principales modelos de computadoras
paralelas, sus fundamentos de diseño y
principales aplicaciones.
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1. Introducción a la arquitectura de
computadoras
2.
Organización de computadoras
3.
Microprogramación
4. El lenguaje
ensamblador
5. Arquitecturas
avanzadas
6. Arquitecturas
paralelas
|
Bibliografía
- MURDOCA, Miles J., "Principles
of Computer Architecture", Ed. Prentice Hall
International, 2000.
- PATTERSON
David, HENNESSY
John, "Computer
Organization
and Design", 3ra Edición, Ed. Morgan
Kaufman, 2007.
- TANENBAUM,
Andrew S., "Structured
Computer
Organization", 5a Edición, Ed. Pearson
Education, 2006.
- STALLINGS,
William, "Organización
y
Arquitectura de Computadores", 7ma.
Edición, Ed. Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's
Guide", 2da Ed. Prentice Hall, 2004.
- IEEE
1164, Languaje Working Group.
|
Herramientas de
diseño
- GHDL y GTKWave.
Compilador de HDL basado en GNU gcc y visualizador de
ondas basado en GTK2. Instalación en Debian y Fedora
- FEL,
Fedora Electronic Lab. LiveCD basado en Fedora 10, con
herramientas para el diseño electrónico,
digital y analógico
- AC, Live CD basado en Debian o Debian
remasterizado
- Xilinx WebPack.
IDE de desarrollo de Xilinx: editor, compilador,
sintetizador, simulador, programador de dispositivos.
Instalación en Debian
y Fedora
- ARC
Tools con JVM. Simulador del
procesador ARC hecho en Java. Instalación en
fedora y debian
|
Mensajes
| Publicado |
|
140113
|
Inicio de curso
|
060213
|
El primer examen
será el viernes 15 de febrero de 10:00 a
11:30 en el F307
|
060213
|
Los circuitos a
entregar son el: addsub4f, multmat4, multser4sp
|
110313
|
Reposición de clase: martes 12
de marzo de 13:00-14:30hrs, F307.
|
|
|
020413
|
2do exmen parcial: 030413 de
10:00-13:00 en el F307
|
|
Evaluación
- 1er parcial: 50%
examen, 50% circuitos en VHDL y programas
- 2do parcial: 60%
examen, 40% programas en ARC y VHDL
Calificaciones parciales
- Calificaciones.
Última modificación 090413.
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
140113 |
01.Evolución
de los sistemas de cómputo |
Reconfigurable Computing: A
Survey of Systems and Software
|
1
|
160113 |
02.Números de
punto fijo |
Criptografía,
Monitoreo
|
1
|
180113 |
03.Descripción
estructural de circuitos
|
|
2
|
210113
|
03a.Circuitos
combinacionales
03b.Circuitos secuenciales |
|
2
|
230113 |
04.Suma y resta de
números de punto fijo |
|
2
|
250113 |
05.Multiplicación
de
números de punto fijo
|
|
3
|
280113 |
06.Números de
punto flotante
|
|
3
|
300113 |
07.Aritmética
de números de punto flotante
|
|
3
|
310113
|
08.Circuitos secuenciales y registro
74194 (extra)
|
Sumador serial |
3
|
010213 |
09.Aritmética
de alto rendimiento
10.Descripción del adder4 en VHDL
|
|
4
|
040213 |
11.Estándar
IEEE 1164 STD_LOGIC
|
|
4
|
060213 |
12.Multiplicador
serial |
ISA SPARC V8 |
4
|
080213 |
13.Proceso de
compilación
|
|
5
|
110213 |
14.Archivos
ELF, enlazado estático y enlazado
dinámico |
|
5
|
130213 |
15.Arquitectura y
organización del ARC
|
|
5
|
150213 |
1er
examen parcial |
|
6
|
180213 |
16.Programación
en el ARC
|
|
6
|
200213 |
17.Compilación
de sentencias de control
18.Compilación de tipos de datos
|
|
6
|
220213 |
19.Funciones,
procedimientos y subrutinas
|
|
7
|
250213 |
20.Subrutinas
|
|
7
|
270213 |
21.Proceso de
ensamblado del ARC
|
|
7
|
010313 |
22.CPU para swap
|
|
8
|
040313
|
Descanso
obligatorio |
|
8
|
060313
|
Clase cancelada
|
|
8
|
080313 |
23.Descripción
estructural del CPUSwap
|
|
9
|
110313 |
CPUSwap con reset
CPUSwap con flancos de bajada
Descripción funcional del CPUSwap
24.CPU de 4 instrucciones |
|
9
|
130313 |
25.Ruta de datos del
ARC
|
|
9
|
150313 |
26.Diseño de
la unidad de control: alambrado y microprogramado
|
|
10
|
180313 |
27.Unidad de control
del ARC
|
Microprograma en VHDL
|
10
|
200313 |
28.Microejecución |
|
10
|
220313 |
29.Micro-ensamblado,
agregar instrucciones y nano-programación |
|
11
|
250313 |
30.Jerarquía
de memoria
31.Descripción ROMs y RAMs en VHDL
|
biblioteca textio:w
|
11
|
270313 |
32.Memoria
caché
33.Rendimiento de memoria caché
34.Memoria virtual
35.I/O sistema de buses y almacenamiento
|
|
11
|
290313
|
Descanso
obligatorio |
|
11-b
|
010413 |
35.Arquitecturas
modernas y de CISC a RISC
36.Paralelismo a nivel de
instrucción:pipiline y superescalar
35.Memoria compartida y memoria distribuida:hilos y
clusters |
multmat |
|
|
|
|
|
|
|
|
|
|
|
|
|