Arquitectura
de Computadoras, 13 Primavera
|
Curso
- Clave: 1121025
contenido
oficial
- Trimestre: 13
Primavera
- Inicio del curso:
22 de abril de 2013
- Fin del curso:
8 de julio de 2013
- Grupos: CEL02
- Salón de
clase: F307
- Horario de clase:
de 10:00 a 11:30 hrs.
- Asesorías:
Martes y jueves de 11:30-13:00 hrs., G314-4
|
Objetivos
- Comprender y analizar las características de
las computadoras desde el punto de vista de su
arquitectura y organización, así como sus
filosofías de diseño.
- Conocer los principales modelos de computadoras
paralelas, sus fundamentos de diseño y
principales aplicaciones.
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1. Introducción a la arquitectura de
computadoras
2.
Organización de computadoras
3.
Microprogramación
4. El lenguaje
ensamblador
5. Arquitecturas
avanzadas
6. Arquitecturas
paralelas
|
Bibliografía
- MURDOCA, Miles J., "Principles
of Computer Architecture", Ed. Prentice Hall
International, 2000.
- PATTERSON
David, HENNESSY
John, "Computer
Organization
and Design", 3ra Edición, Ed. Morgan
Kaufman, 2007.
- TANENBAUM,
Andrew S., "Structured
Computer
Organization", 5a Edición, Ed. Pearson
Education, 2006.
- STALLINGS,
William, "Organización
y
Arquitectura de Computadores", 7ma.
Edición, Ed. Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's
Guide", 2da Ed. Prentice Hall, 2004.
- IEEE
1164, Languaje Working Group.
|
Herramientas de
diseño
- GHDL y GTKWave.
Compilador de HDL basado en GNU gcc y visualizador de
ondas basado en GTK2. Instalación en Debian y Fedora
- FEL,
Fedora Electronic Lab. LiveCD basado en Fedora 10, con
herramientas para el diseño electrónico,
digital y analógico
- FPGA
libre. Integración del ghdl y gtkwave para
Linux y windogs.
- Xilinx WebPack.
IDE de desarrollo de Xilinx: editor, compilador,
sintetizador, simulador, programador de dispositivos.
Instalación en Debian
y Fedora
- ARC
Tools con JVM. Simulador del
procesador ARC hecho en Java. Instalación en
fedora y debian
|
Mensajes
| Publicado |
|
220413
|
Inicio de curso
|
080513
|
Circuitos: addsub4f,
multmat4, multser4sp deberán ser entregados
antes del primer examen parcial.
|
080513
|
Clase de
reposición: 140513, por confirmar.
|
070613
|
P1:suma y multiplicación de
números de punto flotantes con el ISA del ARC
Fecha de entrega: 140613 en el salón de
clase.
|
120613
|
C4:cpuswap estructural
Fecha de entrega: 170613 en el salón de
clase.
|
170613
|
C5:cpu4inst
Fecha de entrega:010713 en el salón de clase.
|
240613
|
C6:ARC (equipo de 1 o 2 personas),
30% de la calificación
|
|
|
|
Evaluación
- 1er parcial: 50%
examen, 50% circuitos en VHDL y programas
- 2do parcial: 60%
examen, 40% programas en ARC y VHDL
Calificaciones parciales
- Calificaciones.
Última modificación 120713.
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
220413
|
01.Evolución
de los sistemas de cómputo |
Reconfigurable Computing: A
Survey of Systems and Software
|
1
|
240413 |
02.Números
de punto fijo |
|
1
|
260413 |
03.Descripción
estructural de circuitos con HDL
03a.Circuitos combinacionales
03b.Circuitos secuenciales
|
|
2
|
290413 |
Circuito conexiones
en con ghdl e ISE WebPack
|
|
2
|
010513
|
Descanso
obligatorio |
|
2
|
030513 |
04.Suma y resta de
números de punto fijo
|
addsub4f
|
3
|
060513 |
Clase cancelada
|
Visita
CACEI
|
3
|
080513 |
05.Multiplicación de números de punto
fijo
|
multmat,
multser
|
3
|
100513 |
Descanso obligatorio |
|
4
|
130513 |
06.Números de
punto flotante
|
|
4
|
150513 |
Descanso
obligatorio |
|
4
|
170513 |
07.Aritmética de
números de punto flotante
|
|
5
|
200513 |
Clase cancelada
|
|
5
|
220513 |
08.Aritmética
de alto rendimiento
|
|
5
|
230513
|
09.Circuitos
secuenciales y registro 74194 (reposición)
10.Descripción del adder4 en VHDL
|
registro 74194,
sumador serial |
5
|
240513 |
11.Multiplicador
serial
12.Estándar IEEE 1164 STD_LOGIC
|
|
6
|
270513 |
13.Proceso de
compilación
|
|
6
|
290513 |
15.Arquitectura
y organización del ARC
|
ISA SPARC V8 |
6
|
310513 |
1er
examen parcial |
|
7
|
030613
|
14.Enlazado
estático y enlazado dinámico |
|
7
|
050613 |
16.Programación
en el ARC
17.Compilación de sentencias de control
18.Compilación de tipos de datos
|
|
7
|
060613
|
19.Funciones,
procedimientos y subrutinas (reposición)
|
|
7
|
070613 |
Clase cancelada |
Amealco
|
8
|
100613 |
20.Proceso de
ensamblado del ARC
|
|
8
|
120613 |
21.CPU para swap
|
|
8
|
140613 |
22.Ruta de datos del
ARC |
|
9
|
170613 |
23.Descripción
estructural del CPUSwap
CPUSwap con reset
CPUSwap con flancos de bajada
Descripción funcional del CPUSwap
24.CPU de 4 instrucciones
|
|
9
|
190613 |
25.Diseño
de la unidad de control: alambrado y microprogramado
26.Unidad de control del ARC
|
|
9
|
200613
|
27.Microejecución
(reposición)
|
|
9
|
210613 |
28.Micro-ensamblado
|
|
10
|
240613 |
29.Agregar
instrucciones al ISA del ARC y
nano-programación |
Microprograma del ARC
en VHDL |
10
|
260613 |
30.Jerarquía
de memoria
31.Descripción ROMs y RAMs en VHDL
|
Unidad de control del
ARC
|
10
|
280613 |
32.Memoria
caché
|
|
11
|
010713
|
33.Rendimiento
de memoria caché
|
ARC:unidad de control y ruta de datos en VHDL
|
11
|
030713 |
34.Memoria
virtual
|
|
11
|
050713 |
35.I/O
sistema de buses y almacenamiento |
biblioteca
textio:w
|
11-b
|
080713 |
36.Arquitecturas
modernas y de CISC a RISC
37.Paralelismo a nivel de
instrucción:pipiline y superescalar
38.Memoria compartida y memoria distribuida:hilos y
clusters |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|