Maestría en Ciencias de
la Computación
Arquitectura
de Computadoras, 11 Invierno
|
Curso
- Clave: 112811 contenido
oficial
- Trimestre: 11
Invierno
- Inicio del curso:
17 de enero de 2011
- Fin del curso: 1
de abril de 2011
- Grupo: CMC01
- Salón de clase:
E312
- Días de clase:
lunes, miércoles y viernes de 10:00 a 11:30hrs.
- Asesorías:
Martes y jueves de 13:00-14:00 hrs., G314-3
|
Objetivos
- Analizar las características de las computadoras
desde el punto de vista de su arquitectura y organización,
así como sus
filosofías de diseño.
- Comprender los principales modelos de computadoras
paralelas, sus fundamentos de diseño y principales aplicaciones.
|
Contenido
Sintético
1. Introducción a la
arquitectura y organización de computadoras
2. Organización de computadoras
3. Aritmética de
computadoras
4. Unidad central de
procesamiento
5. Unidad de control
6. Organización paralela
|
Bibliografía
- MURDOCA, Miles J.,
"Principles of Computer
Architecture", Ed.
Prentice Hall International, 2000.
- PATTERSON David, HENNESSY
John, "Computer
Organization and Design", 3ra Edición, Ed. Morgan
Kaufman, 2007.
- HENNESSY
J., PATTERSON
D., "Computer
Architecture:
A Quantitative Approach", 4th Edition,
Morgan
Kaufman, 2007.
- TANENBAUM, Andrew S.,
"Structured
Computer Organization", 5a
Edición,
Ed. Pearson Education, 2006.
- STALLINGS, William,
"Organización
y Arquitectura de
Computadores", 7ma.
Edición, Ed.
Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's Guide", 2da
Ed. Prentice Hall, 2004.
|
Herramientas
de diseño
|
Mensajes
| Publicado |
|
170111
|
Inicio de curso
|
210111
|
P1: addsub4 con banderas
|
240111
|
P2: multmat4
|
|
|
|
|
|
Evaluación
- 1er parcial: 60% examen, 40%
circuitos en VHDL y programas
- 2do parcial: 60% examen, 40%
programas en ARC y VHDL
- 3er parcial: 60% examen, 40%
circuitos en VHDL
Calificaciones
parciales
- Calificaciones.
Última
modificación 170111
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
y lecturas
|
1
|
170111
|
01.Introducción y
números de
punto
fijo |
L1:Reconfig,
Survey
|
1
|
190111 |
02.Descripción
estructural de circuitos |
L2:Reconfig,
DeHon
|
1
|
210111 |
03.Suma y resta de
números de punto fijo y addsub4f y multmat |
adder4
|
2
|
240111 |
04.Diseño
combinacional y multmat, diseño secuencial |
|
2
|
260111 |
05.Números de punto
flotante
|
registro TTL74194
|
2
|
280111 |
06.Aritmética de
NPF |
multser
|
3
|
310111 |
07.Aritmética de
alto rendimiento |
|
3
|
020211 |
08.Multiplicación
serial: sin
signo, con signo y punto fijo
|
tb_multser4, makefile
|
3
|
040211 |
09.Proceso de
compilación
|
Bibliotecas y enlazado
estático |
4
|
070211 |
clase perdida
|
|
4
|
090211 |
10.Organización
del ARC |
|
4
|
110211 |
11.Organización
del ARC |
|
5
|
140211 |
clase perdida
|
|
5
|
160211 |
12.ISA del ARC |
|
5
|
180211 |
13.Compilación
de
sentencias |
|
6
|
210211 |
14.Suma de un arreglo de
enteros en ensamblador ARC |
|
6
|
230211 |
15.Proceso de ensamblado
|
|
6
|
250211 |
16.Subrutinas |
|
7
|
280211 |
17.Ruta de
datos ARC |
Control del ARC,Micro y
nano arquitectura |
7
|
020311 |
18.Organización de
memoria, Memoria caché |
|
7
|
030311
|
19.Rendimiento
de memoria caché y Memoria Virtual (repo.)
|
|
7
|
040311
|
Descanso obligatorio |
|
8
|
070311 |
20.I/O
sistema de buses y
almacenamiento |
|
8
|
090311 |
21.De CISC a RISC y
PreBúsqueda |
|
8
|
110311 |
22.Fundamentos de pipeline
|
|
9
|
140311 |
25.Pipeline: diseño
y riesgos |
|
9
|
160311 |
26.Predicción
de saltos |
|
9
|
180311 |
27.Arquitecturas
superescalares y VLIW |
|
10
|
210311
|
Descanso obligatorio |
|
10
|
230311 |
28.Ejecución fuera
de orden y especulación |
|
10
|
240311
|
29.Compiladores (repo.)
|
|
10
|
250311 |
30.Taxonomía de
Flynn |
|
11
|
280311 |
31.Ejecución
multihilo y Open MP |
|
11
|
300311 |
32.Sistemas en cluster y
MPI |
|
11
|
010411 |
33.Leyes de Amdahl y
Gustafson-Barsis |
|
|
|
|
|
|