| Sem |
Dia |
Notas
|
Códigos
|
1
|
090516
|
01.Presentación
del curso |
|
1
|
100516 |
Descanso obligatorio
|
|
1
|
120516 |
02.Señales y
circuitos lógicos
|
compnot1.vhdl,
tb_compnot1.vhdl |
1
|
130516 |
03.Lab01:compuertas
básicas en VHDL |
Entidad,
arquitectura, sentencias y operadores
|
2
|
160516 |
04.Funciones
de Boole
05.Álgebra de Boole
|
Descripción
de compuertas con sentencias
|
2
|
170516 |
06.Compuerta XOR
Lab02:descripción estructural
|
Descripción
estructural, archivo Makefile
|
2
|
190516 |
07.Simplificación
con Álgebra de Boole
Lab03.Circuito no simplificado y simplificado
|
|
2
|
200516 |
08.Simplificación
con Álgebre de Boole
Lab04.Circuito no simplificado y simplificado
|
|
3
|
230516 |
09.Simplificación
con mapas de Karnaugh
|
|
3
|
240516 |
Lab05.Circuito
no simplificado y simplificado |
Vectores |
3
|
260516 |
10.Sistemas
numéricos y métodos de conversión
|
|
3
|
270516 |
11.Números binarios con y sin signo
|
|
4
|
300516 |
12.Suma y resta de
números de punto fijo binarios
|
|
4
|
310516 |
13.Multiplicación
de números de punto fijo binarios
14.División de número de punto fijo binarios
15.Aritmética de números en octal y hexadecimal
|
|
4
|
020616 |
16.Circuitos
combinacionales
17.Circuitos decodificadores
|
Asignación
codicionada, asignación seleccionaday others
|
4
|
030616 |
Primer examen parcial
|
|
5
|
060616 |
18.Descripción en
VHDL de circuitos descodificadores:sentencias,
estructural, proceso, asignación seleccionada,
asignación condicionada
Lab06.Decodificadores
|
|
5
|
070616 |
19.Circuitos
multiplexores
Lab07.Multiplexores
|
|
5
|
090616 |
20.Medio sumador y
sumador completo (fulladd)
Lab08.Aditivos
|
Paquetes
|
5
|
100616 |
21.Descripción estructural del sumador completo a
traves de sentencias concurrentes y estructural.
Sumador de 4 bits, adder4 |
|
6
|
130616 |
22.Adder4,
estructural y paquete, for-generate, proceso,
función, y sobre carga de operador
23.Restador de 4 bits (sub4), sumador-restador de 4
bits (addsub4) y sumador-restador con banderas
(addsub4f) |
funciones y
sobrecarga de operadores
|
6
|
140616 |
24.Descripción del
restador de 4 bits (sub4):estructural, for-generate,
procesos, proceso, funcion, sobrecarga de operador.
Diagrama de tiempos
|
Señal entre dos
procesos
|
6
|
160616 |
25.Multiplicador
multmat4
|
|
6
|
170616 |
26.Sumador BCD |
|
7
|
200616 |
27.Circuitos
secuenciales, FSM y autómatas
|
|
7
|
210616 |
Clase cancelada
|
|
7
|
230616 |
28.Latch RS
|
|
7
|
240616 |
29.Latch con
habilitación y latch D
30.Disparos y flipflop RS |
Atributos de una
señal
|
8
|
270616 |
31.Flipflops D, JK,
T y señales de clear y pre-set |
|
8
|
280616 |
Clase cancelada |
|
8
|
300616 |
32.Diseño
secuencial
|
|
8
|
010716
|
33.Circuito
detector de secuencias |
enumeraciones para
MEF
|
9
|
040716 |
34.Contadores y
diseño de contador ascendente módulo 8
|
vector, integer y
enumeraciones para MEF.
Realizar la descripción de un contador módulo 8:
-Estructural con flipflop D, flip-flop JK y
flip-flop T
-Funcional con vector, entero, enumeración, función
suma y sobrecarga de operador
|
9
|
050716 |
Clase cancelada |
|
9
|
060716
|
Clase cancelada |
|
9
|
070716 |
Clase cancelada |
|
9
|
080716 |
Clase cancelada |
|
|
110716 |
Clase
cancelada |
|
|
120716 |
Clase
cancelada |
|
|
140716 |
Clase
cancelada |
|
|
150716 |
Clase
cancelada |
|
|
180716 |
Clase cancelada |
|
|
190716 |
Clase cancelada |
|
|
210716
|
Clase cancelada |
|
|
220716
|
Clase cancelada |
|
10
|
250716
|
Clase
cancelada |
Manual de referencia de la tarjeta
Nexys 3 de la empresa Digilent con FPGA Spartan 6 de
Xilinx
Funciones int2vec y vec2int
|
10
|
260716
|
35.Contador módulo 8 descendente y
señales inicio y reset |
|
10
|
280716
|
36.Contador BCD
37.Contador BCD con decodificador para display de 7
segmentos
|
Sístesis y programación en Nexys 3 |
10
|
290716
|
38.Registros de retención y
almacenamiento
39.Registros de desplazamiento lógico,
desplazamiento aritmético y rotación
40.Registro de desplazamiento y carga paralela
|
Data Sheet TTL74194, TTL74168 |
11
|
290816
|
41.Registro
TTL74194 |
|
11
|
300816
|
42.Sumador serial |
|
11
|
010916
|
43.Multiplicador
serial (versión no imprimible) |
|
11
|
021916
|
44.Estándar IEEE
1164 |
Definiciones
std_logic_1164, std_logic_arith, std_logic_unsigned,
std_logic_signed, std_logic_misc, std_logic_textio
numeric_std, numeric_bit
|
11-bis
|
050916
|
45.CPU para intercambio |
|
11-bis
|
060916
|
46.CPU de cuatro instrucciones
|
|
|
|
|
|
|
|
|
|