Arquitectura
de Computadoras, 15 Invierno
|
Curso
- Clave: 1121025
Ingeniería en Computación: TBP.
Ingeniería Electrónica AC-SE
y AC-RC.
- Créditos: 9: 4.5 hrs. de teoría.
- Trimestre: 15
Invierno
- Inicio del curso:
19 de enero de 2015
- Fin del curso:
1 de abril de 2015
- Grupo: CEL01.
- Salón de clase:
F309
- Horario de clase:
de 08:30 a 10:00 hrs.
- Asesorías:
Martes y jueves de 11:30-13:00 hrs., H-259
|
Objetivos
- Comprender y analizar las características de las
computadoras desde el punto de vista de su arquitectura
y organización, así como sus filosofías de diseño.
- Conocer los principales modelos de computadoras
paralelas, sus fundamentos de diseño y principales
aplicaciones.
- Implementar circuitos digitales con HDL
|
Contenido
Sintético
1. Introducción a la arquitectura de
computadoras.
2. Microarquitectura.
3. Memoria.
4. Entrada/Salida.
5. Lenguajes de máquina.
6. Procesadores de alto rendimiento.
7. Arquitecturas paralelas.
|
Bibliografía
- MURDOCA, Miles, HEURING
Vincent "Computer
Architecture and Organization: An Integrated Approach",
Ed. Prentice Hall International, 2007.
- HARRIS David,
HARRIS Sarah, "Digital
Design and Computer Architecture", 2da Edición,
Ed. Morgan Kaufman, 2012.
- PARHAMI Behrooz, "Computer
Architecture: From Microprocessors to Supercomputers",
Oxford University Press, USA. 2005
- TANENBAUM,
Andrew S., "Structured
Computer
Organization", 5a Edición, Ed. Pearson Education,
2006.
- PATTERSON
David, HENNESSY
John, "Computer
Organization
and Design", 3ra Edición, Ed. Morgan Kaufman,
2007.
- STALLINGS,
William, "Organización
y
Arquitectura de Computadores", 7ma. Edición, Ed.
Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's
Guide", 2da Ed. Prentice Hall, 2004.
- IEEE
1164, Languaje Working Group.
|
Herramientas de
diseño
|
Mensajes
| Publicado |
|
190115
|
Inicio de curso
|
090215
|
Fecha límite para la
entrega de circuitos: 060315
|
200215
|
El primer examen
parcial será el lunes 2 de marzo de
08:30 a 10:00 hrs en el salón F309. |
170315
|
Reposición de clase: jueves 19 de
marzo
|
|
|
010415
|
El segundo examen parcial
será el miércoles 8 de abril de 08:30 a 10:00hrs. en
la sala F309 |
|
Evaluación
- 1er parcial: 50%
examen, 50% circuitos en VHDL y programas
- 2do parcial: 60%
examen, 40% programas en ARC y VHDL
Calificaciones parciales
|
Calendario
| Sem |
Dia |
Notas
|
Códigos
|
1
|
190115
|
01.Introducción
al curso
|
Reconfigurable Computing: A
Survey of Systems and Software
|
1
|
210115 |
02.Arquietctura
y organización de computadoras |
|
1
|
230115 |
03.Números
de punto fijo sin signo |
|
2
|
260115 |
04.Números de punto
fijo con signo |
|
2
|
280115 |
05.Suma y resta de números de punto
fijo |
|
2
|
300115 |
06.Multiplicación de
números de punto fijo
07.División de números de punto fijo
|
|
3
|
020215
|
08.Números de punto flotante |
|
3
|
040215 |
09.Aritmética de números de punto flotante |
|
3
|
060215 |
10.Diseño de
circuitos artiméticos aditivos
|
|
4
|
090215 |
11.Diseño de
circuitos aritméticos multiplicativos
|
|
4
|
110215 |
12.Aritmética de alto rendimiento
|
|
4
|
130215 |
13.Proceso de traducción
|
|
5
|
160215 |
14.Organización, arquitectura y alineamiento de
memoria del ARC
15.ARCTools en Linux
|
|
5
|
180215 |
16.Compilación de expresiones y sentencias
17.Compilación de arreglos y estructuras
|
ISA
SPARC V8 |
5
|
200215 |
18.Compilación de sentencias de control |
|
6
|
230215 |
clase cancelada
|
|
6
|
250215 |
19.Programación
del ARC en el simulador ARCTools |
|
6
|
270215 |
20.Programación de arreglos en ARC |
|
7
|
020315 |
1er examen parcial
|
|
7
|
040315 |
Descanso obligatorio |
|
7
|
060315 |
21.Funciones,
procedimientos y subrutinas |
|
8
|
090315 |
22.Funciones, procedimientos y
subrutinas |
|
8
|
110315 |
23.Proceso de
ensamblado del ARC |
|
8
|
130315 |
24.Proceso de
enlazado |
|
9
|
160315 |
25.Arquitectura y
microarquitectura
|
|
9
|
180315 |
26.CPU
de intercambio
|
|
9
|
200315 |
27.CPU de 4
instrucciones
|
|
10
|
230315 |
28.Ruta de datos del
ARC
|
|
10
|
250315 |
29.Diseño de la
unidad de control: alambrado y microprogramado
|
|
10
|
270315 |
clase cancelada
|
Teco-Tajin
|
11
|
300315 |
30.Unidad
de control del ARC
31.Microejecución de instrucciones aritméticas
|
|
11
|
010415
|
32.Microejecución
de
instrucciones carga
33.Microejecución de instrucciones bifurcación
34.Micro-ensamblado y nanoprogramación
|
|
|
|
|
|
|
|
35.Jerarquía de memoria
36.Memoria caché y asignación asociativa
37.Asignación directa y asociativa por conjuntos
38.Rendimiento de memoria caché
39.Memoria virtual
40.I/O sistema de buses y almacenamiento
41.Arquitecturas modernas y de CISC a RISC
42.Paralelismo a nivel de instrucción:pipiline y
superescalar
43.Memoria compartida y memoria distribuida:hilos y
clusters
44.multmat
|
Descripción ROMs y RAMs en VHDL |
|
|
|
|
|