| Sem |
Dia |
Notas
|
Códigos
|
1
|
160117
|
01.Presentación
e introducción al curso |
Reconfigurable
Computing: A Survey of Systems and Software
|
1
|
180117
|
02.Arquietctura, organización y rendimiento de
computadoras
|
|
1
|
200117
|
03.Números
de punto fijo sin signo
|
|
2
|
|
04.Números de punto
fijo con signo |
|
2
|
|
05.Suma y resta de números de punto
fijo
|
|
3
|
|
06. Multiplicación de números de punto fijo
07.División de números de punto fijo
|
lab
01: compuerta NOT
|
3
|
|
08.Diseño de circuitos artiméticos aditivos
|
lab 02: Descripción estructural
|
3
|
|
09.Diseño de
circuitos aritméticos multiplicativos
|
|
4
|
|
10.Números de punto
flotante
|
|
4
|
|
11.Aritmética de números de punto
flotante
|
lab 03: Circuitos
combinacionales
|
4
|
|
12.Aritmética de alto
rendimiento |
lab 04: Circuitos secuenciales
|
4
|
|
13.Proceso de traducción
|
|
5
|
|
14.Arquitectura y alineamiento de memoria del
ARC |
ISA
SPARC V8
ARCTools en Linux |
5
|
|
15.Compilación de
expresiones y sentencias
|
suma.asm |
5
|
|
16.Compilación de arreglos y sentencias de control |
sumaArreglo.asm |
5
|
|
17.Funciones, procedimientos y subrutinas |
sumaCiclo.asm |
6
|
|
18.Proceso
de ensamblado del ARC |
IWOBI 2015
|
6
|
|
19.Proceso
de enlazado
|
IWOBI 2015
|
6
|
|
1er
examen parcial |
IWOBI 2015 |
7
|
|
Clase cancelada
|
|
7
|
|
20.Arquitectura
y microarquitectura
|
std_logic_1164 |
7
|
|
21.CPU de
intercambio
|
std_logic_arith
std_logic_unsigned
std_logic_signed
numeric_std |
8
|
|
22.Simulación del CPU de intercambio
|
|
8
|
|
23.CPU de 4
instrucciones
|
ALUs
|
8
|
|
24.Ruta de datos del ARC (reposición) |
conjunto de registros
|
8
|
|
25.Diseño de la
unidad de control: alambrado y microprogramado
|
|
9
|
|
26.Unidad de
control del ARC
|
ROM para
microcodigo
|
9
|
|
27.Microejecución
de instrucciones aritméticas
|
CBL:entidad,
selección
|
9
|
|
28.Microejecución
de instrucciones carga y almacenamiento
|
MIR
|
10
|
|
29.Microejecución de
instrucciones bifurcación |
MUX de selección de
direcciones
|
10
|
|
30.Microensamblado y
nanoprogramación
|
ALU del ARC: entidad,
alu, banderas
|
10
|
|
31.Jerarquía
y organización de memoria |
Descripción ROMs y
RAMs en VHDL
std_logic_textio
|
11
|
|
32.Memoria
caché y asignación asociativa
33.Asignación directa, asociativa por conjuntos y
rendimiento de memoria caché
34.Memoria virtual
|
|
11
|
|
35.I/O
sistema de buses y almacenamiento |
|
11
|
|
36.Paralelismo
a nivel de instrucción:pipiline y superescalar
37.Memoria compartida y memoria distribuida:hilos y
clusters, multmat
|
|
|
|
|
|
|
|
|
|