| Sem |
Dia |
Notas
|
Códigos
|
1
|
110917
|
01.Presentación
e introducción al curso |
Reconfigurable
Computing: A Survey of Systems and Software
|
1
|
130917 |
02.Arquietctura,
organización y rendimiento de computadoras |
|
1
|
150917 |
Descanso obligatorio
|
|
2
|
180917
|
03.Números de punto fijo sin signo
04.Números de punto fijo con signo
|
|
2
|
200917 |
05.Suma
y resta de números de punto fijo |
|
2
|
220917 |
06.
Multiplicación de números de punto fijo
07.División de números de punto fijo |
|
3
|
250917 |
08.Diseño de
circuitos artiméticos aditivos |
|
3
|
270917 |
09.Diseño
de circuitos aritméticos multiplicativos
|
std_logic_1164
std_logic_arith
std_logic_unsigned
std_logic_signed
numeric_std |
3
|
290917 |
10.Números de punto flotante |
|
4
|
021017
|
11.Aritmética de
números de punto flotante |
|
4
|
041017 |
12.Aritmética de alto rendimiento |
|
4
|
061017 |
13.Proceso de traducción |
|
5
|
091017 |
14.Arquitectura y
alineamiento de memoria del ARC |
|
5
|
111017 |
15.Compilación de
expresiones y sentencias |
ISA SPARC V8
ARCTools en Linux |
5
|
131017 |
16.Compilación de
arreglos y sentencias de control |
|
6
|
161017 |
17.Funciones,
procedimientos y subrutinas |
|
6
|
181017 |
18.Proceso de
ensamblado del ARC |
|
6
|
201017 |
Primer examen parcial
|
|
7
|
231017 |
19.Proceso
de enlazado |
|
7
|
251017 |
20.Arquitectura
y microarquitectura |
|
7
|
271017 |
21.CPU
de intercambio y simulación |
|
8
|
301017 |
23.CPU
de 4 instrucciones
24.Ruta de datos del ARC |
|
8
|
011117
|
Descanso obligatorio |
|
8
|
031117 |
25.Diseño de la
unidad de control: alambrado y microprogramado |
|
9
|
061117 |
26.Unidad
de control del ARC |
|
9
|
081117 |
27.Microejecución
de instrucciones aritméticas |
|
9
|
101117 |
28.Microejecución
de instrucciones carga y almacenamiento |
|
10
|
131117 |
29.Microejecución
de instrucciones bifurcación
|
|
10
|
151117 |
30.Microensamblado
y nanoprogramación |
|
10
|
171117 |
31.Jerarquía y
organización de memoria |
|
11
|
201117 |
32.Memoria
caché y asignación asociativa |
|
11
|
221117 |
33.Asignación
directa, asociativa por conjuntos y rendimiento de
memoria caché |
|
11
|
241117 |
34.Memoria
virtual |
Descripción
ROMs y RAMs en VHDL
std_logic_textio
|
11-bis
|
271117 |
35.I/O
sistema de buses y almacenamiento |
|
11-bis
|
291117
|
36.Introducción
a las Arquitecturas Paralelas |
|
11-bis
|
011217
|
37.multmat
|
|
|
|
|
|
|
|
|
|