Laboratorio de
Arquitectura de Computadoras, 17 Invierno
|
Curso
- Clave: 1121039
Ingeniería en Computación: AC-SE.
Ingeniería Electrónica AC-SE.
- Créditos: 3: 3.0 hrs. de práctica.
- Trimestre: 17
Invierno
- Inicio del curso:
17 de enero de 2017
- Fin del curso:
30 de marzo de 2017
- Grupo: CEL01.
- Salón de clase:
F309
- Horario de clase:
martes de 10:00 a 13:00 hrs.
- Asesorías: aula virtual
lunes, miercoles y viernes de 11:30-13:00 hrs., H294
|
Objetivos
- Aplicar los fundamentos de diseño digital para el
desarrollo de microarquitecturas de computadoras y
arquitecturas de computadoras.
- Implementar circuitos aritméticos con HDL e
implementarlos en circuitos programables.
- Implementar CPUs con HDL e implementarlos en circuitos
programables.
|
Contenido
Sintético
1. Herramientas de diseño y desarrollo.
2. Circuitos aritméticos.
3. Ruta de datos.
4. Unidad de control.
5. Circuitos de entrada-salida.
6. Co-procesadores.
|
Bibliografía
- Aula virtual
de Diseño Lógico.
- MURDOCA, Miles, HEURING
Vincent "Computer
Architecture and Organization: An Integrated Approach",
Ed. Prentice Hall International, 2007.
- HARRIS David, HARRIS
Sarah, "Digital
Design and Computer Architecture", 2da Edición,
Ed. Morgan Kaufman, 2012.
- PARHAMI Behrooz,
"Computer Architecture: From Microprocessors to
Supercomputers", Oxford University Press, USA. 2005
- TANENBAUM,
Andrew S., "Structured
Computer
Organization", 5a Edición, Ed. Pearson Education,
2006.
- PATTERSON
David, HENNESSY
John, "Computer
Organization
and Design", 3ra Edición, Ed. Morgan Kaufman,
2007.
- STALLINGS,
William, "Organización
y
Arquitectura de Computadores", 7ma. Edición, Ed.
Prentice Hall, 2006.
- YALAMANCHILI,
Sudhakar. "VHDL
Starter's
Guide", 2da Ed. Prentice Hall, 2004.
- IEEE
1164, Languaje Working Group.
|
Herramientas de
diseño
|
Mensajes
| Publicado |
|
170117
|
Inicio de curso
|
240117
|
Práctica 1: ALU
TTL74381 con banderas NZVC y display de 7 segmentos.
La primera parte de la práctica consiste en
implementar en un FPGA la descripción de los
circuitos utilizando, a) señales bit y bibliotecas
personales, b)señales std_logic y biblioteca signed
y unsigned, c)señales std_logic y biblioteca numeric
La segunda parte consiste en agregar decodificadores
y displays de 7 segmentos a los operandos y al
resultado
|
|
Práctica 2:Sumador
restador con banderas. Agregar decodificadores y
displays de 7 segmentos a los operandos y al
resultado. De preferencia mostrar los resultador con
dígitos decimales signados |
|
Práctica 3:Multiplicador serial con
signo y punto. Agregar decodificadores y displays de
7 segmentos a los operandos y al resultado. |
1402017
|
Práctica 4:CPU swap. Agregar
decodificadores y displays de 7 segmentos para la
visualización de los registros.
|
210217
|
Práctica 5:CPU 4 instrucciones.
Agregar decodificadores y displays de 7 segmentos
para la visualización de los registros. |
|
Evaluación
- 1er parcial: 50%
examen, 50% circuitos en VHDL y programas
- 2do parcial: 60%
examen, 40% programas en ARC y VHDL
Calificaciones parciales
|
Calendario
El material de la UEA Arquitectura de Computadoras está
disponible en el aula
virtual con clave CBI 163-1124. También está
disponible como material de apoyo la UEA Diseño Lógico con
clave CB I162-1072. Para tener acceso es necesario contar
con la clave.
|